Dossiê: TSMC

Motivação

Imagine que os computadores, os celulares, os data centers e até a internet fossem desligados ao mesmo tempo. Se esse colapso tivesse um ponto de origem, Taiwan seria o candidato mais óbvio: uma ilha de 36 mil km², a 160 quilômetros da costa chinesa, que se tornou gargalo industrial do planeta.

Em maio de 2021, a pior seca em duas décadas atingiu o país. Reservatórios usados por fábricas de semicondutores secaram, e o governo desviou água da irrigação agrícola para manter as fabs operando. Foi um momento raro em que o resto do mundo enxergou o que a indústria já sabia, quase tudo que se conecta à internet passa por aquela ilha antes de chegar às mãos de quem compra.

Naquele momento, a Taiwan Semiconductor Manufacturing Company fabricava mais de 90% dos chips de ponta do planeta. Tinha praticamente toda a fabricação de fronteira concentrada nela, e ninguém, nem mesmo Morris Chang, que a fundou em 1987, planejou que o mundo acabasse tão dependente de uma única companhia.

FIG. 01 · MARKET SHARE

A dominância da TSMC se intensifica na fronteira

A liderança em foundry como um todo é forte. Em nós abaixo de 5nm, vira monopólio funcional.

Foundry globalMarket share por receita · 2025

TSMC60%

Samsung13%

• TSMC60%
• Samsung13%
• GlobalFoundries7%
• UMC6%
• SMIC5%
• Outros9%

Nós ≤ 5nmVolume de wafers · 2025

TSMC92%

• TSMC92%
• Samsung8%

A pergunta que um investidor faz é: como uma empresa construiu um monopólio que ninguém planejou e ninguém consegue replicar? Intel, Samsung, GlobalFoundries, todas com dezenas de bilhões em Capex e décadas de experiência, nenhuma chegou perto, e a distância aumenta a cada nó tecnológico. A resposta está no acúmulo de 35 anos de decisões incrementais, numa física que torna cada nó mais difícil de produzir, na transformação de colaboração com clientes em lock-in e na escolha precoce de uma estrutura industrial que o resto do setor só entendeu mais tarde.

O que segue é essa história: como a TSMC fez o que fez, por que ninguém copiou e o que isso significa para quem aloca capital num mundo que depende do que ela produz.

1987: O Início

Morris Chang entrou na Texas Instruments (TI) em 1958 no cargo de engenheiro de processo. À época, a TI era uma das empresas mais influentes da tecnologia americana: havia sido pioneira no circuito integrado junto com a Fairchild Semiconductor, dominado o mercado de transistores na década de 1950 e estabelecido o padrão de como uma companhia de semicondutores deveria funcionar. Quem inventava o chip precisava fabricá-lo e, design e manufatura, eram inseparáveis.

Chang passou duas décadas na empresa, onde contruiu sua carreira até chegar a vice-presidência,e, aprendeu fabricação de semicondutores em todos os níveis. No final dos anos 1970, a política interna da TI mudou. Ele foi deslocado para tentar salvar a divisão de eletrônicos de consumo: calculadoras, brinquedos eletrônicos, hardware com margens decrescentes. Para alguém que havia passado vinte anos na fronteira da fabricação de chips, era um exílio corporativo.

No início dos anos 1980, quando a posição de CEO da TI ficou disponível, Chang se posicionou como candidato. Tinha a experiência técnica, o histórico operacional e havia construído boa parte da capacidade de fabricação que tornava a empresa lucrativa. O conselho escolheu outra pessoa. Chang tinha 54 anos, havia dedicado mais de duas décadas construindo a base manufatureira da TI e não via sentido em continuar numa empresa onde seu melhor trabalho ficara para trás. Pediu demissão.

Taiwan não foi um plano visionário, foi a alternativa que o restou. Em 1985, Chang foi convidado pelo governo taiwanês para liderar o ITRI (Industrial Technology Research Institute), o instituto de pesquisa aplicada que servia de embrião para a indústria tecnológica da ilha. A tese que emergiu desse período era que Taiwan não tinha musculatura em pesquisa, design ou marketing de semicondutores. O que havia era capacidade de manufatura, disciplina de engenharia e uma base técnica em formação.

Qualquer empresa que tentasse competir frontalmente com Intel ou Motorola em design e produto seria destruída antes de ganhar escala. Separar design de fabricação era, portanto, o caminho mais realista para entrar no mercado sem disputar de cara com as IDMs americanas e japonesas. IDM é a sigla para Integrated Device Manufacturer, as empresas como Intel, IBM, Motorola e a própria TI, que projetavam e fabricavam seus próprios chips sob o mesmo teto.

Esse modelo integrado era o padrão dominante da indústria, e qualquer novo entrante que tentasse imitá-lo chegaria décadas atrasado em produto, marca e escala. A alternativa era não imitá-lo, mas construir o que as IDMs não eram e fornecer exatamente o que elas precisavam, mas não queriam fazer para os outros.

Em 1987, Chang fundou a TSMC em Hsinchu, Taiwan, com uma proposta que soava absurda para qualquer veterano da indústria: a empresa seria uma foundry pura. Fabricaria chips desenhados por outros, sem produtos próprios, sem competir com seus clientes, apenas manufatura, executada com precisão para quem trouxesse o design e pagasse pela produção. Ao nunca ter um produto próprio, a TSMC nunca seria concorrente de nenhum cliente. Isso criava um tipo de confiança que IDMs verticalizadas jamais poderiam oferecer.

A decisão de nunca competir com os clientes foi tão central ao modelo que Chang a elevou a princípio estatutário. "Confiança do Cliente" é, até hoje, formalmente um dos quatro valores centrais da TSMC, ao lado de Integridade, Comprometimento e Inovação. Está nos relatórios anuais, nas apresentações ao conselho e nos critérios de avaliação de executivos.

Os primeiros clientes da empresa foram startups que o modelo tradicional rejeitava. A Nvidia, fundada em 1993, não tinha capital para construir fábricas. A Qualcomm precisava de alguém para fabricar seus chipsets de comunicação móvel. A ARM licenciava arquiteturas de processador sem tocar em silício. Eram as chamadas empresas fabless, sem fábricas próprias, que precisavam de uma foundry confiável para manufaturar seus designs em escala. Sem a TSMC, teriam de construir fabs próprias, um investimento de bilhões que inviabilizaria o modelo de negócio de cada uma.

Ao terceirizar a manufatura, as empresas fabless concentraram todo o capital e talento em design e produto, e criaram alguns dos negócios mais valiosos da indústria. A Nvidia, que hoje vale mais de US$ 3 trilhões, nasceu como cliente da TSMC sem capital para uma única sala limpa. A AMD sobreviveu a ciclos quase fatais em parte porque pôde separar design da obrigação de manter fabs próprias. O valor de mercado combinado das maiores empresas fabless hoje supera em múltiplas vezes o das IDMs.

FIG. 02 · MARKET CAP

Onde o capital se acumula na cadeia de chips

Fabless concentram o múltiplo. Foundry inteira gira em torno de uma única empresa. IDMs, antes dominantes, viraram peso intermediário.

FablessProjeta, terceiriza fabricação$7,57T agregado

• NvidiaNVDA
  $5,06T
• BroadcomAVGO
  $2,00T
• AMDAMD
  $338B
• QualcommQCOM
  $175B

FoundryFabrica para terceiros$2,18T agregado

• TSMCTSM
  $2,09T
• Samsung Foundry—
  $30B
• SMIC0981.HK
  $30B
• GlobalFoundriesGFS
  $27B

IDMIntegra design + fabricação$650B agregado

• Samsung Elec.005930
  $290B
• Texas InstrumentsTXN
  $180B
• IntelINTC
  $90B
• MicronMU
  $90B

A Foundry Que Ninguém Queria

O modelo foundry não nasceu respeitado. Em 1987, a TSMC foi financiada a um pre-money valuation de US$ 0 e Chang recebeu zero equity na fundação e foi comprando ações depois, com o próprio salário. A Intel recusou participar do investimento inicial. A TI também recusou. Quem bancou a ideia foi o governo taiwanês e a Philips, vista à época como um nome de segunda linha em semicondutores.

Nos primeiros anos, a TSMC não se concentrava em inovação de processo. Ela sobrevivia fabricando o que as grandes IDMs não queriam produzir: volume residual, produtos de baixa atratividade e capacidade ociosa. Os melhores engenheiros da indústria não queriam trabalhar numa foundry de segunda linha. Os melhores clientes não queriam arriscar suas produções numa empresa sem histórico, sem clientes grandes, sem capital para melhorar o processo e sem processo melhor, sem clientes grandes.

O que quebrou o ciclo foi apenas o tempo, a disciplina e, principalmente, a ausência de conflito de interesse. À medida que a TSMC processava mais wafers, isto é, as lâminas circulares de silício sobre as quais os chips são fabricados em larga escala, a empresa acumulava aprendizado prático. Cada lote produzido gerava dados, erros, ajustes e novos experimentos de otimização. Com isso, aumentava gradualmente a proporção de chips funcionais obtidos em cada wafer processado. Clientes que testaram a plataforma perceberam que a empresa entregava o que prometia e, tão importante quanto isso, não competiria com eles no mercado final.

Esse período consolidou a cultura operacional da empresa. A TSMC aprendeu a ser obsessiva com processo, aproveitamento produtivo e prazos não por ambição abstrata, mas porque não possuía margem de erro. Uma foundry que falha na entrega perde o cliente para sempre. A disciplina de execução criada nesses primeiros anos se tornaria, décadas depois, o atributo mais difícil de copiar.

A Aposta Apple na TSMC

Em 2005, Morris Chang se aposentou da posição de CEO e nomeou Rick Tsai para sucedê-lo. A TSMC continuou crescendo sob Tsai, mas entrou num período de ritmo mais gradual e a crise financeira de 2008 comprimiu margens e demanda em toda a cadeia de semicondutores. Chang observava de fora e via algo que a gestão corrente não perseguia com a urgência que ele julgava necessária: a revolução dos smartphones estava criando uma demanda por chips móveis avançados que mudaria completamente o perfil da indústria de foundry.

A virada começou em 2010. A Apple fabricava seus chips A-series num arranjo com a Samsung, mas a relação estava conturbada. A Samsung era simultaneamente fornecedora e concorrente no mercado de smartphones. Cada dólar que a Apple pagava à Samsung para fabricar seus chips financiava indiretamente o desenvolvimento dos Galaxy que competiam com o iPhone. A Intel foi sondada como alternativa, mas demonstrou pouco interesse em priorizar chips móveis. A TSMC, que por definição estatutária jamais competiria com a Apple em nenhum mercado, ganhou o contrato.

Para a TSMC, a aposta envolveu investimento inicial de cerca de US$ 9 bilhões e uma mobilização interna para aumentar capacidade dedicada num prazo agressivo. Era uma tradução da "confiança do cliente" em alocação de capital: comprometer bilhões num único cliente antes de a demanda estar totalmente confirmada, num momento em que o mercado ainda não precificava smartphones como a plataforma dominante que viriam a se tornar.

A partir daí, cada iPhone novo pedia uma iteração do chip A-series, e cada iteração exigia avanço no processo de fabricação. A Apple se tornara a maior fonte de receita da TSMC. A experiência de 2015, quando a Apple dividiu o chip A9 entre TSMC e Samsung e usuários perceberam diferenças de bateria, aquecimento e throttling, eliminou o resto da dúvida. A produção foi consolidada na TSMC e permanece lá.

Em 2026, o contraste com os concorrentes é perceptível. A Intel ainda fabrica chips próprios e tenta vender serviços de foundry ao mesmo tempo. A Samsung fabrica para si mesma e tenta atrair clientes externos, mas quando há pressão de capacidade a divisão de dispositivos da própria Samsung tem prioridade. A TSMC nunca colocou o próprio logo num chip. Esse modelo, que surgiu de restrições em 1987, segue sendo o que a diferencia quase quatro décadas depois.

A Cadeia de Semicondutores

Semicondutores não formam um setor monolítico. São um ecossistema com especializações profundas, onde cada camada exige décadas de investimento e conhecimento técnico específico que não se transfere facilmente entre elos. Design de chip é uma disciplina completamente diferente de fabricação de chip, que é completamente diferente de desenvolvimento de equipamento de litografia. Entender onde a TSMC se encaixa nessa cadeia exige mapear o ecossistema do qual ela faz parte.

Uma coincidência de calendário ajuda a entender por que 1987 importou tanto. No mesmo ano em que a TSMC foi fundada, a ARM também foi fundada. Uma infraestrutura de manufatura e uma infraestrutura de arquitetura de processadores nasceram em paralelo, sem coordenação intencional entre elas. O efeito combinado foi abrir espaço para uma explosão de empresas fabless: organizações que podiam concentrar capital e talento em design, usando as arquiteturas ARM como base e a TSMC como braço manufatureiro, sem carregar o peso de uma fábrica.

Os agentes no setor de semicondutores

Para compreender a posição da TSMC, é preciso entender quem mais faz parte da cadeia de semicondutores e qual papel cada ator desempenha. Esse setor se organiza em cinco camadas, cada uma com lógica e barreiras de entrada distintas.

As empresas de design fabless constroem o valor intelectual do setor sem tocar em silício. Projetam arquiteturas de chip, simulam comportamento elétrico e validam desempenho em software antes de enviar qualquer arquivo para uma fábrica. O custo do negócio é inteligência e tempo de engenharia, não imóvel e equipamento pesado. Para essas empresas, a TSMC funciona menos como fornecedor e mais como infraestrutura.

As foundries constroem fábricas que custam entre US$ 15 e 30 bilhões cada e transformam design digital em silício físico através de centenas de etapas de processo. A TSMC domina com aproximadamente 60% do market share global por receita. Em nós avançados abaixo de 5nm, essa dominância ultrapassa 90%.

As IDMs (Integrated Device Manufacturers) projetam e fabricam seus próprios chips. Foram o modelo dominante por décadas e continuam relevantes em segmentos específicos, como memória, chips analógicos e x86. Mas em lógica avançada, o modelo integrado enfrenta desvantagem: o Capex necessário para manter fabs de ponta é tão alto que apenas uma empresa com o volume de clientes de uma foundry pura consegue diluí-lo adequadamente.

Os fornecedores de equipamento fabricam as máquinas que as fabs usam para processar wafers. A ASML é praticamente um monopólio em litografia EUV: sem suas máquinas, ninguém fabrica chips abaixo de 5nm com custo viável.

O software de design (EDA e IP) produz as ferramentas que os designers usam para projetar chips: simulação de comportamento elétrico, verificação de layout e automação de roteamento. Sem EDA, nenhum chip moderno seria projetável, porque a complexidade de bilhões de transistores em um único die ultrapassa qualquer capacidade de projeto manual.

Finalmente, packaging e testes recebem chips que saem da fab em wafers de silício, cortam em dies individuais, testam eletricamente, soldam em substratos e embalam nos formatos que chegam às placas de circuito. Historicamente vista como etapa de baixo valor, essa camada se tornou crítica com a ascensão de chiplets e empilhamento 3D.

O produto: O Que Significa "3nm"?

Para entender por que os nós importam, é preciso começar pelo componente central de qualquer processador: o transistor. Ele é, em essência, um interruptor microscópico que liga e desliga corrente elétrica de forma controlada. O código binário que executa qualquer software, de uma mensagem de texto a um modelo de linguagem, é, no fundo, uma sequência absurdamente enorme de transistores alternando estado bilhões de vezes por segundo.

FIG. 03 · TRANSISTOR

O interruptor microscópico

Quando o gate recebe tensão, o canal abre e elétrons fluem do source ao drain. Sem tensão, o canal fecha. Bilhões deles repetem isso bilhões de vezes por segundo.

Fabricar esses transistores é a função da litografia, o processo de imprimir padrões de circuito em silício usando luz. O conceito é análogo a revelar uma fotografia: existe um design, uma fonte de luz e um material fotossensível sobre o wafer. O problema é que cada transistor moderno é menor do que um vírus. Imprimir estruturas tão pequenas exige luz com comprimento de onda extremamente curto. É para isso que serve a EUV, Extreme Ultraviolet Lithography, com comprimento de onda de 13,5 nanômetros.

FIG. 04 · LITOGRAFIA

Imprimindo um circuito com luz

A luz atravessa uma máscara com o desenho do circuito, é focalizada por lentes e marca o padrão num filme fotossensível sobre o silício. Quanto mais curto o comprimento de onda, menores os transistores que dá pra imprimir.

UV profundo193nm

UV extremo13.5nm

~14× mais curto · resolve detalhes < 5nm

"5nm" ou "3nm" não significa que os transistores medem exatamente 5 ou 3 nanômetros. Há quase duas décadas o nome do nó deixou de corresponder a uma dimensão física específica. Hoje, ele funciona como rótulo de engenharia e marketing que sinaliza, de forma aproximada, a geração tecnológica e a densidade esperada de transistores por milímetro quadrado. Quando a TSMC fala em N3, está descrevendo um conjunto de capacidades de processo, não uma medida de comprimento.

O que importa na prática é a densidade, ou seja, quantos transistores cabem por mm². O N3 da TSMC entrega algo em torno de 290 milhões de transistores por mm². O N5 entregava cerca de 170 milhões. Mais transistores no mesmo espaço significam, em geral, mais funcionalidade, menor consumo de energia por operação, ou ambos. Cada salto de nó costuma trazer entre 10% e 25% de ganho de performance e 25% a 35% de redução de consumo energético com um custo de design e fabricação, contudo, exponencialmente maior. Uma empresa que desenvolve um chip em N3 gasta três a quatro vezes mais em tempo de engenharia e tapeout do que num chip equivalente em N7.

O problema físico subjacente se agrava a cada geração. Quanto mais próximos os transistores, mais difícil controlá-los com precisão e efeitos quânticos começam a dominar o comportamento do dispositivo. Nessa escala, elétrons vazam através do isolamento por tunneling quântico, e variações mínimas de temperatura, voltagem e contaminação atômica passam a ter efeito desproporcional sobre o rendimento.

Cada nó novo exige repensar a arquitetura do transistor. No N2, previsto para produção em volume em 2025-2026, a indústria migra de FinFET para GAA (Gate-All-Around), onde o gate envolve completamente o canal do transistor em vez de tocá-lo em apenas três lados. É a mudança arquitetural mais complexa desde a introdução do FinFET em 2011, e quem executá-la com retornos competitivos primeiro consolida a liderança pelo próximo ciclo inteiro.

FIG. 05 · ARQUITETURA

A geometria que envolve o canal

Cada geração envolve mais o canal com o gate. Mais cobertura significa controle mais fino sobre o vazamento de elétrons em escalas atômicas.

PlanarAnos 90Porta cobre 1 lado

FinFET2011Porta cobre 3 lados

GAA2025Porta envolve 360°

Como consequência direta dessas dificuldades, a medida que os nós ficam mais difíceis de dominar, o número de empresas capazes de fabricá-los diminui. Nos anos 1990, dezenas de foundries fabricavam os nós de ponta. Hoje, apenas a TSMC fabrica nós abaixo de 3nm em escala comercial com retorno economicamente viável. A física dos semicondutores, ao exigir cada vez mais investimento e conhecimento por nó, transformou o que poderia ser um mercado competitivo num oligopólio funcional, e depois num monopólio de fato nos nós mais avançados.

A Fábrica Virtual e o Open Innovation Platform

Desde os anos 1990, a TSMC opera sob o conceito de "Virtual Fab". O objetivo é que cada cliente sinta que tem uma fábrica dedicada, com visibilidade completa sobre o status de seus wafers, sem arcar com os custos de capital de possuir uma. Na prática, isso significa sistemas de informação que permitem ao cliente acompanhar, em tempo real, cada etapa do processo de fabricação, da litografia ao teste elétrico.

Nos anos 2000, esse conceito evoluiu para o Open Innovation Platform (OIP) e a chamada Grand Alliance. A TSMC não trabalha de forma isolada, ela coordena um ecossistema que une parceiros de EDA, provedores de IP e fornecedores de equipamento numa plataforma integrada. A empresa oferece Process Design Kits (PDKs), pacotes de referência que traduzem as capacidades físicas de cada nó em regras que o software de design consegue interpretar, e mantém bibliotecas com dezenas de milhares de IPs testados e validados no silício real de cada processo.

Isso cria um efeito de rede que é talvez o aspecto menos discutido e mais poderoso da vantagem competitiva da TSMC. Mais designers na plataforma significam biblioteca de IPs mais robusta, ao passo que a biblioteca fica mais robusta ela acelera projetos novos com um tempo de design menor, o que atrai o próximo designer. O ciclo se retroalimenta. Um designer que migra para Samsung ou Intel Foundry perde acesso a essa biblioteca, a essas ferramentas e a essa integração, e precisa revalidar todo o fluxo de design num ecossistema menos maduro.

GigaFabs e a Economia de Escala

A TSMC concentra sua produção nas chamadas GigaFabs, instalações colossais para processamento de wafers de 300mm (12 polegadas) com capacidade superior a 100 mil wafers por mês cada. São as maiores fábricas de semicondutores do mundo, e a TSMC opera várias delas em Hsinchu, Taichung e Tainan, interconectadas logisticamente para funcionar como um sistema único de manufatura.

A escala resolve simultaneamente uma série de problemas operacionais. O primeiro é a flexibilidade logística: ao agrupar produção em megainstalações interconectadas, a TSMC rebalanceia flutuações de demanda entre clientes sem ociosidade significativa. Se a Apple reduz pedidos num trimestre, a capacidade liberada absorve volume da Nvidia ou da Qualcomm. Nenhuma foundry menor consegue rebalancear com a mesma fluidez, porque o portfólio de clientes é pequeno demais para absorver variações sem impactar a utilização.

A escala também acelera a curva de aprendizado. Quanto mais wafers passam por uma linha de produção, mais rápido os engenheiros identificam e corrigem defeitos. Uma fab que processa 20 mil wafers por mês aprende um nó novo muito mais lentamente do que uma que processa 120 mil, e retorno mais alto mais cedo evidencia essa vantagem econômica que se acumula ao longo de toda a vida do nó. Por fim, há a diluição de custos fixos: construir e manter uma sala limpa Classe 1 custa praticamente o mesmo para 50 mil ou 100 mil wafers por mês.

É a essa escala que podemos atribuir a vantagem competitiva de custo da TSMC. Uma fab concorrente operando com metade do volume tem custo por wafer significativamente maior, mesmo que use equipamento idêntico e engenheiros comparáveis. Volume gera eficiência, eficiência gera margem, margem financia o Capex do próximo nó. É um ciclo que favorece quem já está na frente e pune quem tenta entrar.

Specialty Technologies

A cobertura da TSMC na mídia e em relatórios de sell-side foca na corrida pelos nós de 3nm e 2nm. Isso é compreensível, são os nós que fabricam chips de IA e iPhones, os produtos que dominam manchetes. Mas essa obsessão esconde metade do negócio, e uma metade particularmente estável.

A TSMC opera um portfólio extenso de tecnologias especiais em nós maduros de 28nm, 40nm, 65nm e 90nm,que atendem mercados completamente diferentes dos chips de ponta. Sensores de imagem CMOS (CIS) para câmeras de smartphones e veículos autônomos. Micro-Sistemas Eletromecânicos (MEMS) para acelerômetros e giroscópios. Chips de Rádio Frequência (RF) para comunicação 5G e Wi-Fi. Circuitos de gerenciamento de energia (BCD, Bipolar-CMOS-DMOS) que controlam carga de bateria e distribuição de potência. Tecnologias de memória não-volátil (MRAM, RRAM) que permitem armazenamento local de dados dentro do chip, eliminando a necessidade de memória externa em aplicações de baixo consumo.

Esses processos mais maduros são retroalimentaam a empresa como um todo, o que significa que um chip automotivo fabricado na TSMC pode integrar lógica digital, analógica, RF e gerenciamento de energia num único die, usando bibliotecas e PDKs que o designer já conhece da plataforma OIP. São negócios com características econômicas completamente distintas dos nós avançados: ciclos de vida longos (um chip automotivo qualificado permanece em produção por 10 a 15 anos), custos de equipamento já amortizados há anos e alta previsibilidade de demanda. As margens brutas são menores que nos nós de ponta, mas o capital já foi investido e a receita é recorrente.

Quando relatórios falam que "a TSMC depende de IA", estão olhando para apenas metade da equação. HPC e IA são o motor de crescimento e a fonte de expansão de margem. As specialty technologies são o lastro que sustenta a operação mesmo em ciclos de baixa dos nós avançados, mantendo a utilização das linhas de produção e gerando caixa previsível que financia parte do Capex de expansão.

O Gargalo: ASML e a Litografia EUV

Há, porém, um elo da cadeia de semicondutores ainda mais concentrado que a TSMC: a litografia EUV. A ASML, holandesa, é o único fabricante de máquinas de litografia EUV do planeta. Não há segundo fornecedor, nem sequer alternativa próxima, e a criação de um levaria pelo menos uma década de investimento em física de precisão extrema. Cada máquina pesa aproximadamente 180 toneladas, requer três aviões Boeing 747 para transporte e usa um mecanismo que dispara gotículas de estanho líquido rapidamente, vaporizando-as com um laser de CO₂ para gerar luz ultravioleta com comprimento de onda de apenas 13,5 nanômetros. É uma das máquinas mais complexas em operação industrial no mundo, e é condição necessária para qualquer chip abaixo de 5nm.

Sem EUV, não é possível fabricar nós sub-5nm a um custo viável. TSMC, Intel e Samsung dependem da ASML sem exceção. A próxima geração, High-NA EUV, aumenta a abertura numérica da lente para permitir padrões ainda menores e habilitará os nós A16 e A14 que a TSMC planeja para 2026-2028. Cada unidade custa mais de US$ 350 milhões. A TSMC já garantiu entregas prioritárias, mas qualquer atraso na produção dessas máquinas na Holanda impacta diretamente a operação em Taiwan e, por extensão, a da Apple, Nvidia, AMD e de todo o ecossistema fabless.

Além disso, os EUA pressionaram os Países Baixos para restringir vendas de máquinas EUV e DUV avançado à China, porque a SMIC (principal foundry chinesa) precisa dessas máquinas para avançar para nós além de 7nm. As restrições se intensificaram desde 2023 e criaram um dilema: se a ASML perde o mercado chinês, que representava aproximadamente 15% de sua receita, sua capacidade de reinvestir em P&D desacelera, o que pode atrasar o desenvolvimento das gerações seguintes de máquinas das quais a TSMC depende. Assim, a ASML depende da TSMC para validar suas máquinas em volume, a TSMC depende da ASML para avançar nos nós seguintes, e a cadeia inteira de chips avançados depende dessa relação se manter funcional. A fragmentação geopolítica das cadeias de suprimento está tensionando cada uma dessas conexões simultaneamente.

A TSMC Hoje

Em 2024 e 2025, a TSMC completou uma transição que vinha se formando havia cinco anos. Deixou de ser apenas uma empresa no setor de semicondutores e passou a operar como infraestrutura digital e, o moat que protege essa posição, é mais fundo do que parece à distância. Esta seção mapeia onde a empresa está hoje quem são seus clientes, o que compram e por que não podem simplesmente ir a outro lugar.

Participação de Mercado

A TSMC controla aproximadamente 60% do mercado global de foundry por receita sendo que a empresa fabrica mais de 90% de todos os chips sub-5nm existentes. Se um designer quer o nó mais avançado disponível, fabrica com a TSMC, porque na prática não há alternativa equivalente. A Samsung Foundry tem 10-15% de market share total, mas em nós avançados a participação é significativamente menor, com retornos inferiores e ecossistema de design menos maduro. A GlobalFoundries abandonou a corrida de ponta em 2018 e focou inteiramente em nós maduros (12nm e acima). A SMIC chinesa opera sob restrições de exportação que impedem acesso a equipamento EUV, colocando-a fora da corrida de nós sub-7nm.

A concentração de 90% em nós avançados é relevante porque é justamente nesses nós que se fabrica o valor mais alto por wafer. Chips de IA como o Nvidia H100 e H200, os SoCs Apple A-series e os aceleradores customizados de hyperscalers carregam margens brutas muito maiores do que chips maduros. A dominância nos nós avançados é, em última instância, dominar também o segmento mais rentável da indústria, justamente quando a demanda por ele cresce com a infraestrutura global de IA.

Receita por Plataforma de Aplicação

A TSMC não costuma abrir aspectos do seu negócio por cliente. Reporta, porém, a receita por cinco plataformas tecnológicas focadas na aplicação final do produto: Computação de Alta Performance (HPC), Smartphones, Internet das Coisas (IoT), Eletrônica Automotiva e Eletrônica de Consumo Digital (DCE). Em apenas cinco anos, a participação relativa dessas plataformas se inverteu de forma estrutural — e a inversão diz mais sobre o futuro da empresa do que qualquer projeção de receita absoluta.

FIG. 03 · MIX DE RECEITA

A inversão do mix em cinco anos

Em 2019, smartphones representavam ~49% da receita; HPC, ~30%. Em 1Q26, HPC chega a 61% e smartphones caem para 26% do mix — não por colapso do móvel, mas por aceleração do HPC.

• HPC e IA+31pp
• Smartphones-23pp
• Automotivo0pp
• IoT-2pp
• Consumo (DCE)-4pp
• Outros-2pp

O que [e observado é a transição de uma empresa centrada em smartphones para uma empresa centrada em HPC e IA. Em 2019, smartphones eram metade da receita e HPC, menos de um terço. No primeiro trimestre de 2026, HPC já responde por 61% do mix, e smartphones caíram para 25%. Não foi o segmento de smartphones que encolheu em valor absoluto, pelo contrário, a receita do segmento cresceu no período, mas HPC cresceu numa velocidade que nenhuma outra plataforma acompanhou. Quem puxa essa virada são GPUs de treinamento e inferência da Nvidia (H100, H200, B100), aceleradores feitos sob medida, como o TPU do Google e o Trainium da Amazon, e ASICs (Application-Specific Integrated Circuits, chips desenhados para uma única tarefa) encomendados pelas empresas que operam infraestrutura de computação em escala global, como Amazon, Microsoft, Google e Meta, as chamadas hyperscalers.

A mudança no arranjo altera a economia da empresa por três razões. HPC paga prêmio no preço: chips de IA são fisicamente maiores — uma GPU pode ocupar até 800mm² de silício, contra 100-120mm² de um chip de smartphone — e usam técnicas de packaging avançado, em que múltiplos componentes são integrados num único conjunto, o que gera receita por wafer significativamente maior. A demanda também muda de natureza: hyperscalers planejam capacidade de data center com horizontes de cinco a dez anos, não em ciclos de atualização de 12 a 18 meses como o mercado de celulares. E a diversificação entre as cinco plataformas reduz a dependência de flutuações individuais, tornando a receita mais previsível do que o rótulo histórico de "empresa de semicondutores cíclica" sugere. Automotivo, embora represente apenas cerca de 5% da receita, cresce a 15-20% ao ano e ancora a utilização de capacidade dos nós maduros, onde chips qualificados para uso veicular permanecem em produção por dez a quinze anos.

Concentração de Clientes

A opinião pública sobre a TSMC enfatiza diversificação, a realidade que os relatórios 20-F da SEC revelam, no entento, é mais concentrada. Historicamente, um único cliente, referido como "Customer A" nos filings e amplamente identificado como Apple, representa mais de 20% da receita líquida consolidada. Em anos de pico de ciclo de iPhone, essa concentração chegou perto de 25%. O segundo maior cliente, provavelmente Nvidia dado o crescimento de HPC, também ultrapassou a marca de 10%.

Vale, portanto, o questionamento acerca dessa vulnerabilidade de dependência cruzada. Se o ciclo de atualização de hardware da Apple desacelerar bruscamente, por saturação de mercado, mudança regulatória ou recessão nos mercados desenvolvidos, a TSMC perde utilização de capacidade nos nós mais avançados, onde a margem é maior. A compensação parcial viria da Nvidia e de outros clientes HPC, mas a fungibilidade de capacidade não é perfeita: linhas otimizadas para SoCs de smartphone têm características de processo distintas de linhas otimizadas para GPUs.

O contra-argumento, e ele é forte, é que a Apple não tem para onde ir. Mudar de foundry significaria redesenhar chips inteiros em processos diferentes, com atraso de 12-18 meses e risco real de degradação de performance. O lock-in é bilateral, a TSMC depende da Apple para volume nos nós de ponta, e a Apple depende da TSMC para inovação e capacidade.

As Camadas do Moat

Uma barreira de entrada ou moat, na metáfora que se consolidou na análise de investimentos, é o fosso que protege um castelo de invasores, é o que torna a entrada num mercado estruturalmente não lucrativa para um concorrente bem capitalizado, independentemente de quanto ele invista. Não é simplesmente ser melhor ou mais eficiente que a concorrência: é ocupar uma posição onde a própria estrutura do mercado torna a imitação pouco inviável antes mesmo de começar. O economista Bruce Greenwald identificou três fontes concretas dessas barreiras: economias de escala que tornam o custo do entrante permanentemente mais alto, custos de troca que tornam o cliente difícil de conquistar, e tecnologia proprietária que não pode ser comprada nem licenciada. A TSMC tem as três.

Escala e curva de aprendizado

Para fabricar chips, a proporção que sai funcionando de cada wafer processado é o principal determinante de custo. Um wafer de silício tem capacidade para centenas ou milhares de chips dependendo do tamanho de cada die. Se dois fabricantes processam o mesmo wafer, mas um entrega 80% de chips funcionais e o outro 65%, o custo por unidade do segundo é 23% maior — sem nenhuma diferença de equipamento ou pessoal.

Esse rendimento de fabricação não é especificação técnica de uma máquina. É aprendizado acumulado. Cada lote de wafers processados gera dados que refinam parâmetros de temperatura, pressão e composição química em centenas de etapas sequenciais. Uma fab que processa 100 mil wafers por mês acumula esse aprendizado numa taxa que uma fab de 20 mil não consegue replicar. Mais iterações por unidade de tempo significam rendimento melhorando mais rápido, custo por chip caindo, mais clientes atraídos, mais volume, mais iterações. O círculo não se fecha sem um ponto de entrada que a estrutura atual torna difícil de encontrar: para competir em custo com a TSMC num nó avançado, um entrante precisa de volume; para ter volume, precisa de clientes; para conquistar clientes, precisa de custo competitivo.

O caso mais documentado dessa assimetria aconteceu em 2015. A Apple dividiu a produção do chip A9 entre TSMC e Samsung em nós nominalmente equivalentes — 16nm da TSMC e 14nm da Samsung. Os chips saídos das linhas Samsung esquentavam mais, consumiam mais bateria e faziam throttling, a redução automática de desempenho do processador para controlar a temperatura, mais agressivo. Usuários notaram a diferença de bateria. Benchmarks confirmaram. A razão era diferença de rendimento e de otimização acumulada de processo entre as duas foundries — mesmas máquinas da ASML, décadas diferentes de aprendizado de como operá-las. A Apple nunca mais dividiu produção de forma permanente. Todo o volume foi para a TSMC.

O custo de sair

A segunda barreira funciona pelo lado do cliente, não do fabricante, e é construída ao longo de anos de co-desenvolvimento.

A TSMC não recebe um arquivo de design e fabrica. Ela desenvolve o processo junto com o cliente ao longo de dois a três anos antes do lançamento de cada produto. O ciclo começa quando o cliente define qual geração de processo usar e passa a trabalhar com engenheiros da TSMC para entender as capacidades e limites físicos específicos daquela fabricação: o que é possível, onde estão os compromissos entre consumo de energia, desempenho e área de silício. A TSMC compartilha dados experimentais do processo que nenhum outro cliente acessa. No segundo ano, o design do cliente é refinado para aproveitar os pontos fortes específicos daquele processo — a foundry adapta o PDK (Process Design Kit, o conjunto de regras que traduz as capacidades físicas do processo em instruções que o software de design consegue interpretar) para as necessidades específicas daquele projeto. No terceiro ano, produção em volume. Então o ciclo recomeça para o processo seguinte, com mais uma camada de contexto compartilhado acumulada entre as equipes.

A TSMC desenvolveu o processo N3B especificamente para o chip A17 Pro do iPhone 15 Pro — uma variante de fabricação que não existia para nenhum outro cliente. Se a Apple decidisse mudar de foundry, teria de redesenhar o chip inteiro: o processo N3 da TSMC e o 3nm da Samsung usam arquiteturas de transistor diferentes, com regras de design, comportamento elétrico e bibliotecas de componentes prontos que são incompatíveis entre si. O atraso seria de 12 a 18 meses, com risco concreto de desempenho inferior.

Além do co-desenvolvimento por produto, a plataforma OIP (Open Innovation Platform) da TSMC construiu ao longo de décadas um ecossistema de ferramentas e componentes pré-validados. Um designer que migra para outra foundry perde acesso a esse acervo e precisa revalidar fluxos de trabalho inteiros num ecossistema menos desenvolvido. Mudar de foundry não é apenas redesenhar um chip: é reconstruir toda a infraestrutura de design em cima de uma plataforma com menos histórico e menos material testado em silício real.

O conhecimento que não se compra

A terceira barreira é o conhecimento de processo acumulado em 35 anos de operação, que não está em nenhum manual de engenharia e não se transfere por contratação.

Quando um concorrente adquire as máquinas da ASML — as únicas capazes de produzir nós sub-5nm — compra o hardware, não o aprendizado de como operá-lo nos limites do que a física permite. Controle de contaminação em salas limpas onde uma única partícula de poeira inutiliza um chip inteiro. Otimização de temperatura e pressão em centenas de etapas de deposição e corrosão química de materiais que se comportam de forma imprevisível quando transistores chegam ao tamanho de poucos átomos. Nessa escala, elétrons podem atravessar o isolamento por tunelamento quântico — um fenômeno em que partículas subatômicas "vazam" por barreiras que a física clássica diria intransponíveis —, e variações mínimas de temperatura ou composição química têm efeitos desproporcionais sobre o rendimento de fabricação.

Esse conhecimento vive na memória de engenheiros, em registros internos de experimentos e em intuições operacionais que se desenvolvem ao longo de décadas de iterações práticas. Um concorrente com capital ilimitado e os melhores engenheiros disponíveis no mercado precisa de anos para desenvolver o equivalente — e nesse tempo a TSMC avançou dois nós.

O que não é barreira

Dois fatores frequentemente descritos como "camadas do moat" da TSMC funcionam de forma diferente e merecem distinção honesta.

O cluster de talentos em Hsinchu — a concentração de aproximadamente 76 mil engenheiros com 5 a 25 anos de casa, o ecossistema de supply chain local, as cadeias de mentorado geracional onde engenheiros sênior formam os juniores que formarão os seguintes — é uma vantagem real de custo e velocidade de aprendizado. Mas não é uma barreira de entrada no sentido estrutural. Uma barreira impede que a entrada seja economicamente viável; uma vantagem geográfica apenas torna o custo do entrante mais alto. A própria expansão da TSMC para Arizona, Japão e Alemanha confirma isso: a empresa opera fora de Taiwan, com custo 2 a 4 vezes maior por wafer, com atrito operacional documentado — dificuldades de recrutamento, diferenças culturais de ritmo de trabalho, atrasos na linha de Arizona. A vantagem é real e substancial; a natureza de barreira, não.

A previsibilidade do roadmap tecnológico é o segundo fator. A TSMC cumpriu prazos de forma consistente onde concorrentes atrasaram: N3 no prazo em 2022, N3E em 2023, N2 encaminhado para 2025. Apple, Nvidia e AMD planejam com três a cinco anos de antecedência, e a confiança de que o próximo processo estará disponível conforme prometido — com as características de desempenho anunciadas, sem surpresas de rendimento que atrapalhem o lançamento do produto — entra no cálculo de onde fabricar. O A16, que entrega energia pelo verso do chip através de uma rede de distribuição de potência na camada traseira do silício, eliminando a competição por espaço entre fios de sinal e de alimentação na face frontal, está previsto para 2026, e os clientes já planejam produtos em torno disso. Esse prêmio de confiabilidade é real e reforça o custo de saída já descrito. Mas é reputação, não estrutura — depende de não falhar, e pode ser construída por qualquer empresa que execute de forma igualmente consistente por tempo suficiente. Intel prometeu "cinco nós em quatro anos" e atrasou sistematicamente. Samsung anunciou 3nm GAA antes da TSMC e entregou com rendimento problemático. O contraste reforça o valor da reputação da TSMC sem que ela seja, por si só, uma barreira de entrada.

Os Números: Da Receita ao Retorno

As barreiras descritas na seção anterior têm expressão financeira concreta. Esta seção percorre os resultados da empresa — receita, capex, margem, fluxo de caixa e retorno sobre capital — para mostrar o que os números dizem sobre a solidez e os limites dessa posição.

Receita e Crescimento

Em 2023, a TSMC reportou US$ 69,3 bilhões em receita. Em 2024, aproximadamente US$ 90 bilhões. A estimativa para 2025 estava na faixa de US$ 110-115 bilhões, com crescimento de 30% ano contra ano em 2024 acelerando para 25% em 2025, puxado primariamente por IA. No primeiro trimestre de 2026, as receitas cresceram mais de 35% em relação ao mesmo período do ano anterior. Para dar escala: a receita anual da TSMC já supera a indústria global de televisores (aproximadamente US$ 100 bilhões) e representa cerca de 15% de toda a indústria de semicondutores (estimada em US$ 620 bilhões em 2025).

O que diferencia esse crescimento de um boom cíclico comum é a natureza estrutural da demanda que o sustenta. Ciclos de smartphone duram 12-18 meses e são sensíveis a recessão de consumo — quando as pessoas param de comprar celulares novos, a demanda por chips cai junto. Investimento em infraestrutura de IA opera em horizontes de 5-10 anos: os hyperscalers estão construindo data centers com planejamento de capacidade que vai até 2030, independente de ciclos macroeconômicos de curto prazo. Isso não significa que a demanda de IA não possa desacelerar — pode. Significa que a base de decisão dos compradores é estruturalmente diferente de um ciclo de hardware de consumo, o que transforma o perfil de risco da receita da TSMC de forma qualitativa.

A Aposta no Capex: Expansão Global e Custo

A TSMC está num ciclo de Capex sem precedente na história da manufatura: mais de US$ 100 bilhões investidos nos últimos três anos, com guidance de US$ 38-42 bilhões para 2026. Para dar escala: é mais do que o PIB anual de países como Paraguai ou Bolívia, investido anualmente em fábricas.

A expansão tem três vetores geográficos simultâneos, cada um com lógica estratégica distinta. Em Chandler, Arizona, três fabs estão em construção: a primeira para N4 (produção iniciada em 2025), a segunda para N3/N2, e a terceira planejada para N2/A16. Custo total estimado de aproximadamente US$ 65 bilhões, parcialmente financiado pelo CHIPS Act (US$ 6,6 bilhões em subsídios diretos e US$ 5 bilhões em empréstimos), com objetivo de reduzir a dependência americana de Taiwan e atender clientes de defesa e segurança nacional que exigem fabricação doméstica. Em Kumamoto, Japão, uma fab de nós maduros em parceria com Sony e Toyota começou operações em 2024, com segunda unidade em construção, posicionada para atender o ecossistema automotivo japonês. Em Dresden, Alemanha, uma joint venture com Bosch, NXP e Infineon produzirá chips maduros para demanda europeia de semicondutores automotivos e industriais.

Apesar da expansão, Taiwan ainda concentra aproximadamente 90% da capacidade avançada sub-5nm — e há uma razão econômica para isso que a geopolítica não resolve: fabs em Taiwan custam significativamente menos para operar. Engenheiros taiwaneses aceitam salários 40-60% menores que equivalentes americanos, a infraestrutura de supply chain local (gases especiais, químicos, substratos) está a distância de caminhão em vez de avião, e a regulação ambiental e trabalhista é menos onerosa. O resultado é que operar uma fab em Arizona custa 2-4 vezes mais por wafer do que em Taiwan. A gestão da TSMC já projetou publicamente que fabs no exterior diluirão a margem bruta em 2-3 pontos percentuais ao ano nos próximos cinco anos, podendo chegar a 3-4pp nas fases posteriores da expansão.

Isso coloca um dilema estratégico real. A TSMC precisa expandir globalmente para mitigar risco geopolítico e atender exigências de clientes governamentais. Mas cada fab fora de Taiwan comprime a margem que sustenta o Capex do próximo nó. Em 2023-2024, a empresa aumentou preços de nós avançados em 5-8%, e os clientes absorveram sem redução perceptível de volume. O teste real virá nos próximos anos, quando o volume de fabs no exterior for maior e a pressão de custo mais visível nos resultados trimestrais.

Margem Bruta e o Poder de Precificação

A TSMC mantém margem bruta estrutural de 53-57%, valor incomum para manufatura capital-intensiva. Para comparação: a Intel opera em 35-42%, a Samsung Semiconductor em 40-45%, e a média de manufatura industrial fica em 25-35%. A ASML, mais comparável por ser monopolista de equipamento especializado, opera com margem bruta de 50-55%.

A margem se sustenta por uma combinação de fatores que se reforçam. Rendimento de fabricação superior significa mais chips funcionais por wafer e custo unitário menor, e essa diferença em relação a concorrentes se traduz em margem adicional por wafer processado. A ausência de alternativa real em nós avançados dá poder de precificação: a TSMC cobra prêmio que os clientes pagam sem negociar agressivamente, porque o custo do chip é fração pequena do valor do produto final — um chip A17 Pro custa entre US$ 50 e US$ 70 para fabricar num iPhone 15 Pro de US$ 1.199 no varejo. A escala das GigaFabs dilui custos fixos em volume massivo, consolidando o ciclo.

Essa posição tem, contudo, uma tensão estrutural que os números não revelam por si só. O poder de precificação existe, mas exercê-lo de forma mais agressiva aceleraria o interesse dos próprios clientes em financiar alternativas — a Apple já investe em desenvolvimento de chips para outras plataformas, e a Intel mantém ambições de foundry comercial. Por décadas, a TSMC manteve preços relativamente moderados em parte para preservar o relacionamento com clientes estratégicos e em parte para não atrair escrutínio regulatório sobre uma posição já monopolística em nós avançados. Os aumentos de 5-8% em 2023-2024 indicam que esse espaço está sendo usado — de forma gradual e calculada —, o que será necessário para compensar a diluição de 2-3pp gerada pelas fabs no exterior.

Fluxo de Caixa: O Modelo que se Autofinancia

Com uma intensidade de capital de aproximadamente 40% da receita — a mais alta entre grandes empresas de tecnologia —, a pergunta central é como a TSMC financia esse volume de investimento sem deteriorar o balanço ou diluir acionistas.

A resposta está na mecânica de fluxo de caixa que o modelo de negócio permite. Os clientes pagam antes: contratos de capacidade mínima garantida obrigam clientes de volume a comprometer uma quantidade de wafers com antecedência, pagando pela reserva mesmo que não utilizem o volume total. Apple, Nvidia e AMD fazem adiantamentos bilionários que a TSMC recebe antes de iniciar produção. Além disso, o fluxo de caixa operacional é massivo: aproximadamente US$ 45-50 bilhões em 2024, superando o Capex. O modelo se autofinancia. A dívida líquida é negativa — a empresa tem mais caixa do que dívida — e não depende do mercado de capitais para financiar expansão.

Mesmo com Capex elevado, a TSMC gera fluxo de caixa livre — o que sobra da operação depois de deduzidos os investimentos — de aproximadamente US$ 15-20 bilhões em 2024, com projeção de crescimento conforme a receita cresce mais rápido que o capex incremental. Trata-se de um perfil incomum para manufatura capital-intensiva: ao mesmo tempo que investe pesado, a empresa gera caixa significativo e mantém balanço sólido.

ROIC: O Sinal de Barreira

O retorno sobre o capital investido — ROIC, a proporção entre o lucro operacional e o total de ativos produtivos da empresa — é o indicador que, ao longo do tempo, distingue empresas com barreiras estruturais reais de empresas que apenas parecem ter vantagem competitiva. Num mercado sem barreiras, a concorrência pressiona o ROIC progressivamente para baixo até o custo de capital: entrantes capturam parcela de mercado, preços caem, margens se comprimem até o ponto em que operar não gera mais retorno acima do custo do dinheiro investido. Com barreiras, o ROIC se sustenta acima do custo de capital indefinidamente, porque a entrada é estruturalmente não lucrativa.

A TSMC sustenta ROIC acima de 20% historicamente e, em 2024-2025, com a aceleração de demanda por IA, ultrapassou 25%. Para manufatura capital-intensiva, é um patamar raro. A Intel opera com ROIC de 5-8%. A Samsung Semiconductor, em torno de 10-12%. A média da indústria de manufatura pesada fica em 8-12%.

As barreiras de escala, custo de troca e conhecimento acumulado são o que sustenta esse retorno: os clientes não têm alternativa equivalente em nós avançados, o que preserva tanto volume quanto poder de precificação. O risco concreto para o ROIC nos próximos anos é a expansão geográfica — fabs no exterior operam com custo estruturalmente mais alto, e à medida que essa capacidade escala, a pressão sobre o retorno sobre o capital investido se torna mais visível.

Retorno ao Acionista

Apesar do Capex elevado, a TSMC mantém uma política de dividendos consistente. O rendimento de dividendos fica em torno de 1,5-2% — modesto em valor absoluto, mas combinado com crescimento de 25-30% gera um retorno total ao acionista — dividendos mais valorização da ação — atrativo para horizontes de médio e longo prazo. A empresa também recompra ações de forma oportunista quando o valuation comprime por fatores externos, como tensões geopolíticas que afastam investidores temporariamente.

O quadro consolidado é o de uma empresa que investe US$ 38-42 bilhões por ano em Capex, gera fluxo de caixa livre de US$ 15-20 bilhões, paga dividendos crescentes e mantém balanço sem dívida líquida. A diluição de margem pelas fabs no exterior — 2-3 pontos percentuais ao ano nos próximos cinco anos, conforme projeção da própria gestão — é o preço da diversificação geopolítica que clientes governamentais exigem. Se a empresa consegue transferir parte desse custo para os preços ao longo do tempo, a compressão de margem é administrável. Se não consegue, o ROIC sofre. Os dados de 2023-2024 apontam para o primeiro cenário, mas o período de teste real ainda está à frente.

Riscos: Taiwan, Supply Chain e Concorrência

Nenhum moat é eterno. A TSMC enfrenta riscos que podem comprometer não só sua posição, mas a cadeia global que depende dela. Alguns são conhecidos e parcialmente precificados. Outros são subestimados.

Risco Geopolítico: Taiwan

O risco mais óbvio e menos quantificável. Aproximadamente 90% dos chips avançados da TSMC saem de uma ilha que a China considera território próprio e sobre a qual nunca renunciou formalmente ao uso de força. A concentração de capacidade crítica numa única localização geográfica com tensões políticas explícitas é um risco sem paralelo na história industrial moderna.

Não é risco acadêmico. A China realiza exercícios militares regulares simulando bloqueio naval de Taiwan. Os EUA reafirmaram compromisso de defesa sob a Taiwan Relations Act. A Europa observa com preocupação crescente. A TSMC opera no centro dessa tensão, e a ideia de que ninguém atacaria Taiwan porque o mundo precisa dos chips — o chamado "Silicon Shield" — é um argumento que assume racionalidade perfeita de todos os atores geopolíticos. Acidentes de escalada, erros de cálculo e provocações unilaterais não respeitam modelos racionais, e a história está cheia de conflitos que nenhum dos lados queria quando começaram.

A mitigação em curso — fabs em Arizona, Japão e Alemanha — reduz a concentração mas não a elimina. Mesmo em 2028, Taiwan ainda concentrará a vasta maioria da capacidade sub-3nm. E a mitigação tem custo concreto: como discutido na seção de Capex, cada fab fora de Taiwan dilui margem bruta. Na prática, a TSMC paga um prêmio de seguro geopolítico que aparece como compressão de margem nos resultados trimestrais, contra um benefício que pode nunca ser acionado mas que os governos clientes exigem de qualquer forma.

O risco geopolítico é, em essência, binário: ou não se materializa (e as fabs externas viram capacidade adicional bem-vinda) ou se materializa de forma catastrófica (e nenhuma diversificação parcial seria suficiente). O que o mercado precifica é o valor esperado desse binário, e qualquer estimativa carrega incerteza fundamental sobre intenções e erros de cálculo geopolítico que não são modeláveis com precisão.

Risco de Supply Chain: ASML e High-NA EUV

O risco geopolítico de Taiwan domina as manchetes, mas o risco operacional de supply chain é igualmente sério e menos discutido. A TSMC depende criticamente da ASML para litografia EUV, e cada atraso na entrega de máquinas impacta diretamente a capacidade de produção. Com a transição para High-NA EUV — necessária para os nós A16 e A14 — a dependência se intensifica: há menos máquinas disponíveis globalmente, o ramp de produção na ASML é mais lento por tratar-se de tecnologia genuinamente nova, e qualquer problema técnico na nova geração de lentes cria gargalo imediato para o roadmap inteiro da TSMC.

Além do equipamento, a operação em Taiwan tem outros riscos de infraestrutura. Uma GigaFab consome tanta eletricidade quanto uma cidade de 300 mil habitantes, e Taiwan já enfrenta debates sobre capacidade energética com o phase-out de usinas nucleares. A fabricação de wafers consome volumes massivos de água ultrapurificada — estimativas apontam 150 mil toneladas por dia para as operações taiwanesas da TSMC —, e a seca de 2021 demonstrou concretamente essa vulnerabilidade; a empresa investiu em sistemas de reciclagem que reutilizam mais de 90% da água de processo, mas a dependência de fontes naturais persiste. E Taiwan está no Anel de Fogo do Pacífico: as fabs têm isolamento sísmico sofisticado, mas o risco de cauda de um terremoto severo com epicentro próximo a Hsinchu ou Tainan não é desprezível.

Concorrência: Intel 18A e Samsung GAA

A competição precisa ser tratada com algum nível de precisão. Intel e Samsung são ameaças distintas, com dinâmicas distintas.

A Intel Foundry Services representa a aposta mais ambiciosa da indústria: o plano "cinco nós em quatro anos" visava levar a Intel do Intel 7 (equivalente a aproximadamente 10nm da TSMC) ao Intel 18A (equivalente a 2nm) até 2025. O nó Intel 18A é tecnologicamente promissor, incorporando GAA (RibbonFET) e Backside Power Delivery (PowerVia) simultaneamente, ambas inovações que a TSMC só combina no A16. Se a Intel entregar o Intel 18A com yield competitivo no prazo, será o primeiro nó em uma década em que a empresa atinge paridade técnica com a TSMC. Mas "se" é a palavra operativa: Intel atrasou repetidamente nos últimos anos, e Intel 4 e Intel 3 tiveram yields abaixo do esperado. Clientes como Qualcomm e AMD observam com interesse mas hesitam em alocar volume antes de ver dados reais de yield em produção de alto volume. A Intel carrega a reputação de fabricante de CPUs x86, não de foundry, e mudar essa percepção no mercado exige anos de execução impecável que a empresa ainda não demonstrou de forma consistente.

A Samsung Foundry adotou arquitetura GAA (GAAFET) no nó de 3nm antes da TSMC — foi a primeira a fabricar chips GAA em volume comercial. Mas antecipação não se traduziu em vantagem. Os yields do 3nm GAA da Samsung ficaram significativamente abaixo do N3 FinFET da TSMC. A Qualcomm, que testou Samsung para o Snapdragon 8 Gen 2, voltou para a TSMC no Snapdragon 8 Gen 3. O problema da Samsung é estrutural: a divisão de foundry compete por recursos internos com a divisão de memória (mais lucrativa) e com a divisão de dispositivos móveis (cliente e concorrente ao mesmo tempo). Esse conflito de prioridades não tem solução dentro da estrutura corporativa atual da Samsung, e os clientes externos sabem disso quando precisam decidir onde concentrar volume.

O catalisador de curto prazo para a TSMC será provar que o ramp-up do N2 — produção em volume prevista para o segundo semestre de 2025 — ocorreu sem percalços. Se o yield do N2 confirmar a vantagem histórica da TSMC na transição de FinFET para GAA, a distância contra Intel e Samsung se amplia por mais 2-3 anos. Se houver problemas de yield, possível dada a complexidade da mudança arquitetural, a janela de oportunidade para concorrentes se abre momentaneamente; mas mesmo nesse cenário, o ecossistema de co-desenvolvimento e OIP da TSMC seguiria sendo vantagem que yield melhorado, sozinho, não replica.

Os Limites Físicos e o Futuro da Lei de Moore

Transistores estão tão pequenos que a mecânica quântica domina o comportamento do dispositivo. No N2, o gate envolve completamente o canal (arquitetura GAA Nanosheet), mas o canal em si tem espessura de poucos nanômetros — uma dimensão onde efeitos quânticos de confinamento, tunneling e variabilidade atômica não são "ruído" nos cálculos, são o fenômeno principal que define o comportamento elétrico do transistor. Controlar com precisão o comportamento de estruturas nessa escala exige conhecimento de física de materiais que estava nas fronteiras da pesquisa acadêmica apenas uma década atrás.

Depois do N2, o roadmap fica especulativo. O N1.4 (ou A14) pode ser o último nó de encolhimento convencional antes que a física imponha limites intransponíveis. A alternativa é mudar de paradigma: em vez de transistores menores, chips empilhados. A TSMC aposta nisso com sua plataforma 3DFabric. Mas é outro jogo de engenharia inteiramente, com riscos térmicos (chips empilhados geram calor que não tem para onde dissipar), mecânicos (stress físico entre camadas de materiais diferentes) e de teste (como verificar a integridade de conexões invisíveis entre camadas) que a indústria ainda está aprendendo a gerenciar de forma escalável e econômica.

A Durabilidade da Demanda de IA: DeepSeek e ASICs

O crescimento de 30% em 2024 veio primariamente de IA e HPC. A pergunta que todo investidor faz é se isso é sustentável. A introdução de modelos como o DeepSeek, que demonstrou performance competitiva com significativamente menos poder computacional bruto, levantou debates sobre se a escalada infinita de compute é o caminho certo para a indústria de IA. Se modelos mais eficientes reduzirem a demanda por chips de treino, o crescimento secular da TSMC poderia desacelerar antes do esperado.

O contra-argumento estrutural é que a TSMC funciona como infraestrutura neutra do ecossistema de IA: não aposta em qual modelo ou paradigma vence. Não importa se a Nvidia domina o mercado de GPUs ou se Amazon, Microsoft e Google projetam ASICs customizados internamente — o que já estão fazendo: Amazon Trainium, Google TPU, Microsoft Maia. Todos esses chips são fabricados na TSMC. Seja GPU, seja ASIC, o silício passa pela mesma foundry, e a diversificação do lado do design na verdade aumenta o número de clientes da TSMC: cada hyperscaler que decide projetar seu próprio chip vira cliente novo.

Há ainda o efeito Jevons: quando a eficiência de uma tecnologia aumenta e o custo unitário cai, a demanda total tende a crescer, não a encolher. Se IA fica mais barata de operar por avanços de eficiência de modelo, mais empresas a adotam, mais inferência é necessária, mais chips são consumidos. O cenário bear para a TSMC não está em "IA mais eficiente", e sim em "IA deixar de ser prioridade de investimento das grandes empresas de tecnologia" — e os sinais de mercado em 2025-2026 apontam na direção oposta.

Vetores de Crescimento: 3DFabric, Novos Nós e Automotivo

3DFabric: A Plataforma de Integração de Sistemas

Quando transistores deixam de encolher, a saída é empilhar. A TSMC construiu a plataforma de integração de sistemas mais completa da indústria, chamada 3DFabric. É uma família com dois pilares que cobrem necessidades diferentes de integração ao longo da cadeia de fabricação.

O primeiro pilar é o frontend, chamado TSMC-SoIC (System on Integrated Chips). Empilha dies de silício verticalmente ainda na fase de wafer — Wafer-on-Wafer (WoW) ou Chip-on-Wafer (CoW) — com densidade de conexão microscópica entre camadas. A distância entre conexões (micro-bumps ou hybrid bonding) é de aproximadamente 1 micrômetro, comparado a 40 micrômetros no packaging convencional. Isso permite integração de lógica e memória num único stack com latência e consumo energético dramaticamente menores. O SoIC dá continuidade à Lei de Moore por uma rota diferente: quando a física impede transistores menores num único die, empilham-se múltiplos dies com conexões tão densas que, para o circuito, funcionam como se fossem um único chip integrado.

O segundo pilar é o backend (advanced packaging). Duas tecnologias dominam. A InFO (Integrated Fan-Out) é usada pela Apple desde o iPhone 7 para integrar processador e memória em smartphones sem substrato intermediário, reduzindo espessura e melhorando eficiência térmica. O CoWoS (Chip-on-Wafer-on-Substrate) é o padrão da indústria para aceleradores de IA: integra lógica (GPU ou ASIC) ao lado de memórias HBM (High Bandwidth Memory) sobre um interposer de silício de grande área. É a tecnologia que permite ao Nvidia H100 ter 80GB de memória HBM3 com bandwidth de 3,35 TB/s — números que não existiriam sem o CoWoS.

O CoWoS não é uma fronteira futura, é um gargalo estrutural ativo. A demanda por aceleradores de IA em 2024-2025 excedeu dramaticamente a capacidade de CoWoS da TSMC. A empresa está dobrando essa capacidade ao longo de 2025, investindo bilhões em linhas de packaging dedicadas. Mas o gargalo persiste porque a complexidade do processo — interposers de silício de 2.500mm² e maiores, montagem de 8-12 chiplets por pacote, teste de integridade de milhares de conexões minúsculas — limita o ramp-up de forma concreta. Empresas tradicionais de teste e montagem geralmente não têm capacidade para integração de chiplets nesse nível, o que cria mais um vetor de lock-in: a TSMC é a única que fabrica o silício e empacota o chip final para os produtos mais avançados — na prática, uma integração vertical operando sob o rótulo de especialização.

No horizonte mais longo, a TSMC trabalha em fotônica de silício (COUPE, Compact Universal Photonic Engine). A ideia é integrar transmissores e receptores ópticos diretamente no pacote do chip, substituindo interconexões elétricas de cobre entre chips e entre racks de data center por luz. O gargalo de bandwidth em data centers modernos não é mais o processamento — é a transmissão de dados entre processadores. A fotônica resolve isso com ordens de magnitude mais de bandwidth por watt. Com produção comercial prevista para 2027-2028, sinaliza a visão de longo prazo da TSMC: não apenas fabricar transistores, mas resolver o problema de interconexão do ecossistema inteiro.

Nós N2, A16 e Além

Em nós de lógica, a TSMC mantém vantagem confirmada de 1-2 anos sobre Samsung e 2-3 anos sobre Intel. O N2, com arquitetura GAA Nanosheet previsto para produção em volume no segundo semestre de 2025, é o grande catalisador de curto prazo para o negócio — chips mais densos, mais eficientes e com margem maior por wafer. O A16, com Backside Power Delivery Network (BSPDN) e GAA combinados, previsto para 2026, será o primeiro nó onde potência é entregue pelo verso do chip, liberando a face frontal inteiramente para roteamento de sinais e gerando ganho estimado de 10-15% em eficiência de área. O A14 (2027-28) pode ser o último nó de encolhimento convencional antes da indústria migrar completamente para integração 3D como caminho principal de evolução.

Essa sequência importa para investidores porque cada nó novo representa uma onda de upgrades nos produtos dos clientes: Apple lança um iPhone novo com chip mais avançado, Nvidia lança uma nova geração de GPU, Google atualiza seus TPUs. Cada onda gera receita nova na TSMC, e como nenhum concorrente fabrica esses nós com yield competitivo, o pricing power permanece. Quem precisa da fronteira tecnológica depende da TSMC, e essa dependência sustenta o prêmio de preço por pelo menos 2-3 anos.

Penetração Automotiva

O setor automotivo está em transição acelerada para elétricos e autônomos, e essa transição é intensiva em semicondutores. Um veículo elétrico moderno usa 2-3 vezes mais chips do que um veículo de combustão interna equivalente. Um veículo com capacidade de direção autônoma usa 5-10 vezes mais. Os chips automotivos usam primariamente nós maduros (28nm, 22nm, 16nm) com crescimento secular de 15-20% CAGR e ciclos de vida de 10-15 anos — muito diferentes dos ciclos de 2-3 anos dos chips de smartphone.

A TSMC tem posição forte e crescente nesse segmento, com a fab de Kumamoto especificamente posicionada para atender Toyota, Sony (sensores de imagem para sistemas ADAS) e outros clientes automotivos japoneses. É receita defensiva — mais estável, menos volátil que HPC, com margens menores (35-40%) mas com Capex amortizado e alta previsibilidade. A qualificação automotiva rigorosa (AEC-Q100) cria switching costs elevados: requalificar um chip de fornecedor diferente num veículo automotivo é um processo que pode levar 2-3 anos e custos significativos de engenharia e testes, o que transforma os clientes automotivos em receita estruturalmente mais estável do que clientes de consumo.

Subsídios Governamentais como Alavanca de Capex

O CHIPS Act americano comprometeu até US$ 11,6 bilhões para a TSMC (US$ 6,6 bilhões em subsídios diretos e US$ 5 bilhões em empréstimos). A Europa subsidia a fab de Dresden. O Japão subsidia Kumamoto. Na prática, os subsídios cobrem 15-25% do custo das fabs no exterior, reduzindo o peso do Capex e parcialmente compensando o custo maior de operação fora de Taiwan. Não resolvem o diferencial estrutural de custo — operar em Arizona continua mais caro do que em Hsinchu. Mas tornam a expansão financeiramente viável sem comprometer o balanço ou reduzir a capacidade de investimento nos nós de ponta em Taiwan, que é onde a liderança tecnológica é forjada e defendida.

Governança, ESG e Liderança Pós-Chang

Um dossiê completo avalia quem pilota o navio, especialmente quando o fundador já não está no leme.

Morris Chang se aposentou como chairman em 2018, aos 86 anos. A transição de liderança foi planejada com mais de uma década de antecedência — algo raro em empresas asiáticas fundadas por um líder visionário carismático, onde a dependência da figura do fundador frequentemente cria riscos de sucessão mal gerenciados. Mark Liu assumiu como chairman e C.C. Wei como CEO. Ambos são veteranos com mais de 30 anos na TSMC e profundo conhecimento técnico e operacional. Liu, engenheiro de processo por formação, liderou o desenvolvimento dos nós de 20nm e 16nm que consolidaram a liderança da TSMC em meados da década de 2010. Wei conduziu a estratégia comercial que trouxe a Apple como cliente exclusivo e expandiu a base de clientes HPC de forma sistemática ao longo dos anos 2010. A transição foi suave e sem ruptura estratégica — evidência de que a cultura institucional da TSMC sobrevive ao fundador. Não há "key-man risk" no sentido tradicional: o moat é institucional, não pessoal.

O Conselho de Administração tem composição incomum para uma empresa asiática: maioria de conselheiros independentes, incluindo acadêmicos de renome, ex-executivos de tecnologia global e especialistas em governança corporativa. A compensação da alta gestão reflete práticas modernas alinhadas com acionistas: a TSMC adotou Restricted Stock Awards (RSAs) vinculados a metas de performance operacional (receita, margem, yield) e, crucialmente, a metas ESG incluindo redução de emissões, eficiência hídrica e métricas de diversidade. Isso não é cosmético — para fundos soberanos (Norges Bank, GIC, ADIA) e grandes gestoras institucionais (BlackRock, Vanguard, State Street) que aplicam critérios ESG como pré-requisito de alocação, a governança da TSMC é investment-grade.

No pilar ambiental, os compromissos são ambiciosos e monitoráveis: 100% de energia renovável nas operações globais até 2040, emissões líquidas zero (net-zero) até 2050. A TSMC já é o maior comprador corporativo de energia renovável em Taiwan, investiu em plantas solares e contratos de longo prazo de energia eólica offshore, e a reciclagem de água de processo supera 90% nas operações atuais. São compromissos que custam capital real, mas que abrem as portas para os mais de US$ 15 trilhões em ativos sob gestão globalmente que não alocam em empresas sem credenciais ESG críveis.

O risco de governança a acompanhar é a concentração geográfica da liderança. Quase toda a alta gestão é taiwanesa, com experiência primariamente em Taiwan. À medida que a TSMC se torna uma operação verdadeiramente global (EUA, Japão, Europa), a capacidade da gestão de navegar ambientes regulatórios, trabalhistas e políticos radicalmente diferentes será testada de formas novas. Os primeiros anos da fab de Arizona já revelaram esse atrito: diferenças culturais na expectativa de horas de trabalho, dificuldade de atrair engenheiros americanos para turnos de 12 horas, tensões com sindicatos locais. Nada que inviabilize a operação, mas que exige uma sofisticação gerencial multicultural que a TSMC nunca precisou desenvolver enquanto operava essencialmente num único país.

Perspectiva do Investidor

Este texto não constitui conselho de investimento. O que segue é como um analista leria a TSMC como oportunidade, e onde pode estar a ineficiência que o mercado precifica incorretamente.

A Ineficiência Central: Falsa Ciclicidade

A tese mais importante sobre a TSMC em 2026 não é sobre transistores, nem sobre Taiwan. É sobre valuation. O mercado ainda precifica a TSMC como uma ação cíclica de hardware, sensível a ciclos de inventário de semicondutores, com P/E que comprime em picos de demanda por medo de reversão cíclica. Mas os fundamentos da TSMC foram transformados estruturalmente pela IA.

No primeiro trimestre de 2026, HPC e IA representam 61% da receita. A receita cresceu 35% ano contra ano. A margem bruta expandiu. A base de clientes migrou de ciclos curtos de consumo (smartphones) para investimentos de longo prazo em infraestrutura (data centers de IA). O perfil de crescimento se tornou secular, não cíclico. Apesar disso, a TSMC negocia com P/E de 20-25x — desconto significativo contra ASML (45x), Nvidia (35-40x), e o setor de tecnologia em geral (mediana de 30x). O desconto é amplamente atribuído ao "risco Taiwan".

A pergunta analítica central é: o desconto geopolítico é correto ou excessivo? O mercado embute entre 20-30% de desconto por concentração em Taiwan. Se esse desconto é justo, a TSMC está fairly valued. Se é excessivo — e há argumentos fortes de que é — a ação negocia com margem de segurança embutida. O argumento de que o desconto é excessivo se apoia em três pilares: a expansão global reduz gradualmente a concentração ao longo da próxima década, o Silicon Shield permanece um deterrente parcial (a China precisa dos chips taiwaneses tanto quanto o Ocidente), e a aceleração de lucros por IA não está refletida no múltiplo porque o mercado continua aplicando um framework de ciclo de hardware a um negócio que já se transformou em infraestrutura secular.

Múltiplos e Referências

P/E de 20-25x, EV/EBITDA de 15-18x, P/Sales de 8-9x, FCF Yield de 3-4%. Para uma empresa com moat multicamada, ROIC acima de 25%, crescimento de 25-35% ao ano e posição monopolística em infraestrutura de IA, esses múltiplos não são caros: são os múltiplos de uma empresa que o mercado segue tratando como cíclica, embora o negócio já tenha virado secular. Uma re-rating de "hardware cíclico" para "infraestrutura monopolística de IA" representaria expansão de P/E para 28-35x sem nenhuma mudança nos fundamentos operacionais, apenas uma mudança na percepção de mercado sobre o perfil de risco da receita.

O Que Monitorar

Yield do N2 abaixo de 60% no ramp inicial sinalizaria problema técnico na transição FinFET→GAA e abriria uma janela para concorrentes. Apple dividindo produção com Samsung ou Intel indicaria que a TSMC falhou em entregar volume ou performance, quebrando o lock-in mais valioso do negócio. HPC e IA desacelerando para menos de 15% de crescimento ao ano — com mais da metade da receita vindo daí, uma desaceleração significativa comprimiria o múltiplo materialmente. Capex excedendo persistentemente o FCF sinalizaria que a empresa perdeu capacidade de autofinanciamento e precisaria acessar mercado de dívida, algo que nunca fez. Margem bruta caindo abaixo de 50% por dois trimestres consecutivos indicaria que fabs no exterior estão diluindo mais do que o poder de pricing compensa. Escalada concreta no Estreito de Taiwan — bloqueio naval, exercícios militares ampliados, incidentes envolvendo forças armadas — representaria o evento de cauda que reconfigura toda a análise.

Cenários

Bull (~25% de probabilidade): IA acelera além do consenso. Demanda por chips avançados supera capacidade até 2028. A TSMC exerce pricing power pleno, margem bruta sobe para 58-60%. Receita bate US$ 150 bilhões em 2028. Market cap re-rated para 28x P/E = aproximadamente US$ 4 trilhões. Retorno de mais de 100% em 3 anos.

Base (~55% de probabilidade): IA cresce no ritmo consensual, TSMC mantém share acima de 60%, Taiwan segue como risco gerenciável. Receita chega a US$ 125 bilhões em 2028. Margem bruta estável em 53-55% apesar das fabs no exterior. P/E estável em 22-24x = aproximadamente US$ 2,7 trilhões. Retorno de 50-65%.

Bear (~15% de probabilidade): Tensão geopolítica escala sem conflito aberto — sanções cruzadas, restrições de exportação ampliadas, clientes americanos forçados a diversificar. TSMC mantém liderança técnica mas perde share gradualmente para Intel 18A e Samsung. Receita cresce modestamente para US$ 105 bilhões em 2028. P/E comprime para 16-18x por re-rating de risco. Retorno flat ou levemente negativo.

Tail risk (~5%): Conflito militar no Estreito de Taiwan. Fabricação avançada interrompida por meses. Cadeia global de semicondutores entra em colapso. A TSMC perde capacidade física e possivelmente ativos permanentemente. Ação cai 50-70%. Cenário de destruição de valor severa, com probabilidade baixa e consequências tão sistêmicas que afetariam todo portfólio de risco global, não apenas a TSMC.

A Convicção

A TSMC é uma oportunidade não porque seja imune a riscos — nenhum ativo é —, mas porque o mercado superestima o atrito geopolítico ao longo da curva enquanto subestima a aceleração de lucros gerada por capacidade monopolística em infraestrutura de IA. O desconto de P/E embute o cenário bear como caso base; se o caso base se materializar, o retorno é atrativo, e se o bull se materializar é excepcional. Mesmo no cenário bear moderado, sem conflito militar, a TSMC segue sendo a empresa de semicondutores mais rentável do mundo, com moat que nenhum concorrente replicou em 35 anos de tentativas.

Por Que o Moat Persiste

Como uma empresa construiu um monopólio que ninguém planejou? A resposta tem três camadas.

A primeira é a aposta. Chang escolheu especialização quando a indústria inteira acreditava em verticalização. Não era previsão genial: era leitura de uma regularidade histórica de que, conforme uma indústria amadurece, quem se especializa na etapa mais difícil da cadeia captura valor desproporcional. A TSMC se especializou na etapa que exige mais capital, mais conhecimento tácito e mais paciência. Ninguém queria essa etapa em 1987. Todos precisam dela em 2026.

A segunda é a acumulação. Ninguém decide dominar uma indústria em 35 anos: decide resolver o problema do cliente de hoje e, resolvendo, fica mais valioso para o cliente de amanhã. Cada ponto adicional de yield gerou margem para reinvestir em equipamento melhor; cada ciclo de co-desenvolvimento foi aumentando a distância contra concorrentes sem o mesmo histórico relacional; e a cada geração de engenheiros sênior formando juniores, o conhecimento tácito ficou mais difícil de replicar de fora. O OIP transformou essa acumulação bilateral — TSMC e cliente — em acumulação multilateral, entre a TSMC e o ecossistema inteiro. É a mecânica literal de como vantagens competitivas se compõem numa indústria que pune severamente quem está atrás.

A terceira é o timing. Chang não podia prever que a Apple romperia com a Intel em 2010, que a Nvidia se tornaria a empresa mais valiosa do mundo em 2024, ou que a IA explodiria a demanda por chips avançados numa escala que ninguém tinha modelado. Mas quando esses eventos aconteceram, a TSMC era a única posicionada para capturar o valor, porque já tinha yield, talento, relações com clientes e um ecossistema inteiro de design otimizado para sua plataforma.

Há uma forma mais fria de descrever por que isso não se replica. A chamada Segunda Lei de Moore, também conhecida como Lei de Rock, diz que o custo de uma fábrica de ponta tende a dobrar a cada poucos anos. O resultado é um paredão de Capex: a empresa que já está na frente financia o próximo salto com margem e aprendizado acumulados, enquanto quem chega depois precisa apostar dezenas de bilhões antes de ter yield, volume e clientes para diluir o custo. É uma barreira que cresce mais rápido do que qualquer entrante consegue acompanhar.

O paradoxo maior é geopolítico. A TSMC é hoje provavelmente o ativo industrial mais estratégico do mundo, com nível de concentração comparável ao do petróleo saudita nos anos 1970. E foi construído sem planejamento estatal, com receita de cliente e paciência de 35 anos. Agora que Taiwan se tornou obviamente crítica, governos subsidiam fabs em seus territórios não porque as alternativas sejam tão boas quanto a TSMC, mas porque ninguém aceita 90% de concentração numa ilha de 36 mil km². Quando essa redundância existir, a TSMC provavelmente manterá 50-60% de share em nós avançados: dominante, mas não mais monopolista. O ROIC comprimirá para 18-22%, ainda muito acima da média do setor, mas longe do patamar atual.

Só que redundância leva uma década para construir, e a IA não espera. Nos próximos 3-5 anos, a TSMC opera numa posição que nenhuma empresa da história ocupou: fabricante exclusiva da infraestrutura que sustenta a corrida tecnológica mais importante desde a eletricidade. Quem aloca capital precisa decidir se o preço atual reflete essa realidade ou se o medo de Taiwan está criando uma das ineficiências de valuation mais interessantes da década.

Morris Chang construiu, sem planejar, uma das poucas posições industriais verdadeiramente insubstituíveis do mundo contemporâneo. A redundância vai surgir — leva uma década, mas vai. Até lá, praticamente tudo que se conecta à internet passa, em algum ponto, por dentro da TSMC.